Huaweiが新設計法則を発表し2031年までに1.4ナノ性能到達へ
Huawei Technologiesは、トランジスタの微細化に頼らず信号遅延を低減することで半導体性能を向上させる「Tau Scaling Law」を発表しました。同社は2031年までに1.4ナノメートル相当の密度達成を目指しており、今年後半には新型のLogicFoldingアーキテクチャをKirinチップで初採用する計画です。
Xurve View
インサイト:
Xurve View
Huaweiは、貿易制限を回避するため、2031年までにトランジスタ密度1.4ナノメートル(nm)相当の半導体を製造する計画です。この目標は、国内の7nm製造能力と世界の最先端技術との差を埋めることを目的としています。この目標を達成すれば、中国は欧米のAIハードウェアに代わる自給自足の選択肢を確保することになります。
### ムーアの法則から「タウ・スケーリング」への転換 Huaweiは月曜日の午前、タウ・スケーリング(Tau Scaling)則と呼ばれる新しい設計原理を発表しました。この戦略は、コンポーネントが原子レベルのスケールに達し物理的限界に直面している従来のトランジスタ微細化から脱却するものです。代わりに同社は、コンピューティングシステム内での信号伝達時間とデータ移動の遅延(レイテンシ)を削減することに焦点を当てています。










