Huawei เปิดตัวนวัตกรรมออกแบบชิปสู่ระดับ 1.4 นาโนเมตร
Huawei Technologies ประกาศใช้กฎ Tau Scaling Law เพื่อเพิ่มประสิทธิภาพชิปผ่านการลดความหน่วงของสัญญาณแทนการลดขนาดทรานซิสเตอร์ โดยตั้งเป้าบรรลุความหนาแน่นเทียบเท่าระดับ 1.4 นาโนเมตรภายในปี 2031 และจะเริ่มใช้สถาปัตยกรรม LogicFolding ในชิป Kirin ช่วงปลายปีนี้
Huawei จะผลิตเซมิคอนดักเตอร์ที่มีความหนาแน่นของทรานซิสเตอร์ระดับ 1.4 นาโนเมตรภายในปี 2031 เพื่อหลีกเลี่ยงข้อจำกัดทางการค้า โดยเป้าหมายดังกล่าวมีวัตถุประสงค์เพื่อลดช่องว่างระหว่างขีดความสามารถในการผลิตระดับ 7 นาโนเมตรภายในประเทศกับเทคโนโลยีระดับแนวหน้าของโลก การบรรลุเป้าหมายนี้จะทำให้ จีน มีทางเลือกที่พึ่งพาตนเองได้สำหรับฮาร์ดแวร์ AI แทนที่เทคโนโลยีจากตะวันตก
### การเปลี่ยนผ่านจากกฎของมัวร์สู่กฎการขยายขนาดแบบเทา (Tau Scaling) Huawei ได้เปิดเผยหลักการออกแบบใหม่เมื่อเช้าวันจันทร์ที่เรียกว่า "กฎการขยายขนาดแบบเทา" (Tau Scaling Law) โดยกลยุทธ์นี้จะเปลี่ยนจากการลดขนาดทรานซิสเตอร์แบบดั้งเดิมซึ่งเริ่มถึงขีดจำกัดทางกายภาพเมื่อส่วนประกอบมีขนาดใกล้เคียงกับอะตอม แต่บริษัทจะมุ่งเน้นไปที่การลดระยะเวลาการเดินทางของสัญญาณและความล่าช้าในการเคลื่อนย้ายข้อมูลภายในระบบคอมพิวเตอร์แทน
